- 基于FPGA的多路视频通道控制 2010-08-02 点击：55 评论:0
- 基于MicroBlaze软核的FPGA片上系统设计 2010-02-11 点击：368 评论:0
- FPGA工程师面试试题集锦 2010-02-11 点击：396 评论:0
- FPGA重复配置和测试的实现 2010-02-11 点击：594 评论:0
- Verilog(FPGA/CPLD)设计小技巧（来自Xili 2010-02-11 点击：352 评论:0
- Quartus II中管脚上拉电阻（弱上拉）的设置方法 2010-02-11 点击：504 评论:0
- 大型设计中FPGA的多时钟设计策略 2010-02-11 点击：349 评论:0
- FPGA电源管理 2010-02-05 点击：393 评论:0
- FPGA/CPLD设计常见问题 2010-02-05 点击：405 评论:0
- FPGA芯片配置总结 2010-02-05 点击：388 评论:0
视频监控以其直观、方便、信息内容丰富而广泛应用于许多场合。视频监控成为人们生活中不可缺少的技术。在一些危险场所，用视频监控代替人工监视，可以保证人们的生命安全。鉴于一路视频的视野范...
//注意其中的数据存储格式及字节对齐问题，IPIF中的默认数据总线宽度为32位，按大端方式存储；写入时，硬件逻辑通过ByteEn位确认写入的字节位，CPU总是一次传输32位；读出时...
1、同步电路和异步电路的区别是什么？（仕兰微电子）2、什么是同步逻辑和异步逻辑？（汉王笔试）同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。3、什么是'...
从制造的角度来讲，FPGA测试是指对FPGA器件内部的逻辑块、可编程互联线、输入输出块等资源的检测。完整的FPGA测试包括两步，一是配置FPGA、然后是测试FPGA，配置FPGA是...
这是一个在设计中常犯的错误列表这些错误常使得你的设计不可靠或速度较慢为了提高你的设计性能和提高速度的可靠性你必须确定你的设计通过所有的这些检查 可靠性 **为时钟信号选用全局时钟缓...
在使用Altera的FPGA时候，由于系统需求，需要在管脚的内部加上上拉电阻。Quartus II软件中在Assignment Editor中可以设置。具体过程如下：1. 在菜单A...
利用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关...
现场可编程门阵列(FPGA)是可以包括数千个典型的、可编程逻辑单元。一个由线和可编程开关的矩阵与单独的逻辑单元互连。典型的设计包括指定每个单元的简单逻辑功能和选择性地关闭互连矩阵中...
1、PLD，CPLD，FPGA有何不同? 答：不同厂家的叫法不尽相同，PLD是可编程逻辑器件的总称，早期多EEPROM工艺，基于乘积项结构。 FPGA是指现场可编程门阵列，最早由X...
1.FPGA器件有三类配置下载方式：主动配置方式（AS）和被动配置方式（PS）和最常用的(JTAG)配置方式。 AS由FPGA器件引导配置操作过程，它控制着外部存储器和初始化过程，...